搜索资源列表
eb894854-c49f-4ba1-a258-411bc31cf6eb
- 介绍了基于FPGA的多功能计程车计价器的电路设计。该设计采用了可编程逻辑器件FPGA的ASIC设计,并基于超高速硬件描述语言VHDL在Xilinx公司的SpartanⅡ系列的2sc200PQ208-5芯片上编程实现了整个系统的控制部分,整个自动控制系统由四个模块构成:秒分频模块、控制模块、计量模块和译码显示模块。该设计不仅仅实现了显示计程车计费的功能,其多功能表现在它可以通过选择键选择显示计程车累计走的总路程和乘客乘载的时间。计时、计程、计费准确可靠,应用于实际当中有较好的实用价值和较高的可行性
VHDL
- VHD设计实例8位加法器的设计分频电路数字秒表的设计
vhdl
- vhdl电子秒表设计 分频器 t触发器 模型框图-clock about vhdl
VHDL秒表计时
- 用VHDL实现秒表计时,包括对于时钟分频的体现和对秒表计数的体现,最终是将编码译码到七段数码管